Info
- Utilizzare la checkbox di selezione a fianco di ciascun documento per attivare le funzionalità di stampa, invio email, download nei formati disponibili del (i) record.
1997 IEEE International Verilog HDL Conference : proceedings : March 31-April 3, 1997, Santa Clara, California / / sponsored by Open Verilog International
| 1997 IEEE International Verilog HDL Conference : proceedings : March 31-April 3, 1997, Santa Clara, California / / sponsored by Open Verilog International |
| Pubbl/distr/stampa | Los Alamitos, California : , : IEEE Computer Society, , 1997 |
| Descrizione fisica | 1 online resource (v, 99 pages) |
| Disciplina | 621.392 |
| Soggetto topico | Verilog (Computer hardware description language) |
| Formato | Materiale a stampa  |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Record Nr. | UNISA-996204373603316 |
| Los Alamitos, California : , : IEEE Computer Society, , 1997 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. di Salerno | ||
| ||
1999 IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
| 1999 IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis |
| Pubbl/distr/stampa | [Place of publication not identified], : IEEE, 1999 |
| Descrizione fisica | 1 online resource (73 pages) |
| Disciplina | 621.392 |
| Soggetto topico |
Computer hardware description languages
VHDL (Computer hardware description language) - Standards |
| ISBN | 0-7381-1820-6 |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Record Nr. | UNINA-9910142056503321 |
| [Place of publication not identified], : IEEE, 1999 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. Federico II | ||
| ||
1999 IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis
| 1999 IEEE Standard for VHDL Register Transfer Level (RTL) Synthesis |
| Pubbl/distr/stampa | [Place of publication not identified], : IEEE, 1999 |
| Descrizione fisica | 1 online resource (73 pages) |
| Disciplina | 621.392 |
| Soggetto topico |
Computer hardware description languages
VHDL (Computer hardware description language) - Standards |
| ISBN | 0-7381-1820-6 |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Record Nr. | UNISA-996280515403316 |
| [Place of publication not identified], : IEEE, 1999 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. di Salerno | ||
| ||
2016 27th Irish Signals and Systems Conference (ISSC) / / IEEE Staff
| 2016 27th Irish Signals and Systems Conference (ISSC) / / IEEE Staff |
| Pubbl/distr/stampa | Piscataway : , : IEEE, , 2016 |
| Descrizione fisica | 1 online resource (250 pages) |
| Disciplina | 621.392 |
| Soggetto topico |
Telecommunication systems
Statistical communication theory |
| ISBN | 1-5090-3409-9 |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Altri titoli varianti | 2016 27th Irish Signals and Systems Conference |
| Record Nr. | UNINA-9910137127903321 |
| Piscataway : , : IEEE, , 2016 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. Federico II | ||
| ||
2016 27th Irish Signals and Systems Conference (ISSC) / / IEEE Staff
| 2016 27th Irish Signals and Systems Conference (ISSC) / / IEEE Staff |
| Pubbl/distr/stampa | Piscataway : , : IEEE, , 2016 |
| Descrizione fisica | 1 online resource (250 pages) |
| Disciplina | 621.392 |
| Soggetto topico |
Telecommunication systems
Statistical communication theory |
| ISBN | 1-5090-3409-9 |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Altri titoli varianti | 2016 27th Irish Signals and Systems Conference |
| Record Nr. | UNISA-996280952403316 |
| Piscataway : , : IEEE, , 2016 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. di Salerno | ||
| ||
22nd Workshop - Methods and Description Languages for Modelling and Verification of Circuits and Systems : 8 April 2019, Kaiserslautern, Germany / / Institute of Electrical and Electronics Engineers
| 22nd Workshop - Methods and Description Languages for Modelling and Verification of Circuits and Systems : 8 April 2019, Kaiserslautern, Germany / / Institute of Electrical and Electronics Engineers |
| Edizione | [Neuerscheinung] |
| Pubbl/distr/stampa | Berlin, Germany : , : VDE Verlag, , 2019 |
| Descrizione fisica | 1 online resource (9 pages) |
| Disciplina | 621.392 |
| Soggetto topico |
Computer hardware description languages
Integrated circuits - Verification System design |
| ISBN | 3-8007-4946-7 |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Record Nr. | UNISA-996575445603316 |
| Berlin, Germany : , : VDE Verlag, , 2019 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. di Salerno | ||
| ||
61691-6-2009 : IEC/IEEE International Standard - Behavioural languages - Part 6: VHDL Analog and Mixed-Signal Extensions / / Institute of Electrical and Electronics Engineers
| 61691-6-2009 : IEC/IEEE International Standard - Behavioural languages - Part 6: VHDL Analog and Mixed-Signal Extensions / / Institute of Electrical and Electronics Engineers |
| Pubbl/distr/stampa | New York, NY, USA : , : IEEE, , 2009 |
| Descrizione fisica | 1 online resource (675 pages) |
| Disciplina | 621.392 |
| Soggetto topico |
VHDL (Computer hardware description language)
Computer hardware description languages |
| ISBN | 1-5044-7827-4 |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Altri titoli varianti | 61691-6-2009 - IEC/IEEE International Standard - Behavioural languages - Part 6 |
| Record Nr. | UNINA-9910492137103321 |
| New York, NY, USA : , : IEEE, , 2009 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. Federico II | ||
| ||
62050-2005 - IEC/IEEE international standard - VHDL Register Transfer Level (RTL) synthesis / / Institute of Electrical and Electronics Engineers
| 62050-2005 - IEC/IEEE international standard - VHDL Register Transfer Level (RTL) synthesis / / Institute of Electrical and Electronics Engineers |
| Pubbl/distr/stampa | New York, New York : , : IEEE, , 2005 |
| Descrizione fisica | 1 online resource (128 pages) |
| Disciplina | 621.392 |
| Soggetto topico | VHDL (Computer hardware description language) |
| ISBN | 0-7381-4779-6 |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Altri titoli varianti | 62050-2005 - IEC/IEEE International Standard - VHDL Register Transfer Level |
| Record Nr. | UNINA-9910349358103321 |
| New York, New York : , : IEEE, , 2005 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. Federico II | ||
| ||
62050-2005 - IEC/IEEE international standard - VHDL Register Transfer Level (RTL) synthesis / / Institute of Electrical and Electronics Engineers
| 62050-2005 - IEC/IEEE international standard - VHDL Register Transfer Level (RTL) synthesis / / Institute of Electrical and Electronics Engineers |
| Pubbl/distr/stampa | New York, New York : , : IEEE, , 2005 |
| Descrizione fisica | 1 online resource (128 pages) |
| Disciplina | 621.392 |
| Soggetto topico | VHDL (Computer hardware description language) |
| ISBN | 0-7381-4779-6 |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Altri titoli varianti | 62050-2005 - IEC/IEEE International Standard - VHDL Register Transfer Level |
| Record Nr. | UNISA-996575400603316 |
| New York, New York : , : IEEE, , 2005 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. di Salerno | ||
| ||
62142-2005 - IEC/IEEE iInternational standard - Verilog(R) Register Transfer Level synthesis / / Institute of Electrical and Electronics Engineers
| 62142-2005 - IEC/IEEE iInternational standard - Verilog(R) Register Transfer Level synthesis / / Institute of Electrical and Electronics Engineers |
| Pubbl/distr/stampa | New York, New York : , : IEEE, , 2002 |
| Descrizione fisica | 1 online resource (116 pages) |
| Disciplina | 621.392 |
| Soggetto topico | VHDL (Computer hardware description language) |
| ISBN | 0-7381-4777-X |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Altri titoli varianti | 62142-2005 - IEC/IEEE International Standard - Verilog |
| Record Nr. | UNINA-9910349358003321 |
| New York, New York : , : IEEE, , 2002 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. Federico II | ||
| ||
