Info
- Utilizzare la checkbox di selezione a fianco di ciascun documento per attivare le funzionalità di stampa, invio email, download nei formati disponibili del (i) record.
Digitaltechnik und digitale Systeme : Eine Einführung mit VHDL / / Jürgen Reichardt
| Digitaltechnik und digitale Systeme : Eine Einführung mit VHDL / / Jürgen Reichardt |
| Autore | Reichardt Jürgen |
| Edizione | [5., überarbeitete Auflage] |
| Pubbl/distr/stampa | Berlin ; ; Boston : , : De Gruyter, , [2021] |
| Descrizione fisica | 1 online resource (XIII, 573 p.) |
| Collana | De Gruyter Studium |
| Soggetto topico | COMPUTERS / Systems Architecture / General |
| Soggetto non controllato |
VHDL
digital circuits digital components digital technology |
| ISBN | 3-11-070697-0 |
| Classificazione | ZN 5600 |
| Formato | Materiale a stampa  |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | ger |
| Nota di contenuto | Frontmatter -- Vorwort zur 5. Auflage -- Inhalt -- 1 Einleitung -- 2 Modellierung digitaler Schaltungen -- 3 Boole’sche Algebra -- 4 VHDL-Einführung I -- 5 FPGA-Simulation und -Synthese mit Vivado -- 6 Zahlensysteme in der Digitaltechnik -- 7 Logikminimierung -- 8 VHDL-Einführung II -- 9 Codes -- 10 Physikalische Implementierung und Beschaltung von Logikgattern -- 11 Datenpfadkomponenten -- 12 Latches und Flipflops in synchronen Schaltungen -- 13 FPGA-Entwurf synchroner Schaltungen mit Vivado -- 14 Entwurf synchroner Zustandsautomaten -- 15 Entwurf von Synchronzählern -- 16 Schieberegister -- 17 Kommunikation zwischen digitalen Teilsystemen -- 18 Digitale Halbleiterspeicher -- 19 Programmierbare Logik -- 20 Anhang -- Literaturverzeichnis -- Stichwortverzeichnis |
| Record Nr. | UNINA-9910554262003321 |
Reichardt Jürgen
|
||
| Berlin ; ; Boston : , : De Gruyter, , [2021] | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. Federico II | ||
| ||
Prozessorentwurf mit Verilog HDL : Modellierung und Synthese von Prozessormodellen / / Dieter Wecker
| Prozessorentwurf mit Verilog HDL : Modellierung und Synthese von Prozessormodellen / / Dieter Wecker |
| Autore | Wecker Dieter |
| Pubbl/distr/stampa | Berlin ; ; Boston : , : De Gruyter, , [2021] |
| Descrizione fisica | 1 online resource (X, 326 p.) |
| Collana | De Gruyter Studium |
| Soggetto topico | COMPUTERS / Systems Architecture / General |
| Soggetto non controllato |
VHDL
Verilog processors technical informatics |
| ISBN | 3-11-071784-0 |
| Classificazione | ST 250 |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | ger |
| Nota di contenuto | Frontmatter -- Vorwort -- Inhalt -- 1 Grundlagen -- 2 Das 12-Bit-Mikroprozessor-System(1) -- 3 Modellierung des 12-Bit-Mikroprozessor-Systems(1) -- 4 Das 12-Bit-Mikroprozessor-System(2) -- 5 Modellierung des Mikroprozessor-Systems(2) -- 6 Das 12-Bit-Mikroprozessor-System(3) -- 7 Das 16-Bit-Mikroprozessor-System(4) -- 8 Modellierung des Mikroprozessor-Systems(4) -- 9 Das 16-Bit Mikroprozessor-System(5) -- 10 Modellierung des 16-Bit-Mikroprozessor-Systems(5) -- A Anhang -- Literatur -- Stichwortverzeichnis |
| Record Nr. | UNINA-9910554493503321 |
|
Wecker Dieter
|
||
| Berlin ; ; Boston : , : De Gruyter, , [2021] | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. Federico II | ||
| ||
