IEEE Std 1364.1-2002 : IEEE Standard for Verilog Register Transfer Level Synthesis / / Institute of Electrical and Electronics Engineers (IEEE) |
Pubbl/distr/stampa | New York : , : Institute of Electrical and Electronics Engineers (IEEE), , 2002 |
Descrizione fisica | 1 online resource (vii, 100 pages) |
Disciplina | 621.392 |
Soggetto topico |
Verilog (Computer hardware description language)
Verilog (Computer hardware description language) - Standards |
ISBN | 0-7381-3502-X |
Formato | Materiale a stampa |
Livello bibliografico | Monografia |
Lingua di pubblicazione | eng |
Altri titoli varianti | IEEE Std 1364.1-2002 |
Record Nr. | UNISA-996280555203316 |
New York : , : Institute of Electrical and Electronics Engineers (IEEE), , 2002 | ||
Materiale a stampa | ||
Lo trovi qui: Univ. di Salerno | ||
|
IEEE Std 1364.1-2002 : IEEE Standard for Verilog Register Transfer Level Synthesis / / Institute of Electrical and Electronics Engineers (IEEE) |
Pubbl/distr/stampa | New York : , : Institute of Electrical and Electronics Engineers (IEEE), , 2002 |
Descrizione fisica | 1 online resource (vii, 100 pages) |
Disciplina | 621.392 |
Soggetto topico |
Verilog (Computer hardware description language)
Verilog (Computer hardware description language) - Standards |
ISBN | 0-7381-3502-X |
Formato | Materiale a stampa |
Livello bibliografico | Monografia |
Lingua di pubblicazione | eng |
Altri titoli varianti | IEEE Std 1364.1-2002 |
Record Nr. | UNINA-9910147226803321 |
New York : , : Institute of Electrical and Electronics Engineers (IEEE), , 2002 | ||
Materiale a stampa | ||
Lo trovi qui: Univ. Federico II | ||
|