Info

• Utilizzare la checkbox di selezione a fianco di ciascun documento per attivare le funzionalità di stampa, invio email, download nei formati disponibili del (i) record.

  Info

• Utilizzare questo link per rimuovere la selezione effettuata.

Export / Download (1)

• Esporta in PDF
• Esporta in Excel
• Esporta in HTML
• Esporta in MARC (binario)
• Esporta in MARC XML
• Esporta in MARC (testo)
• Invia tramite E-Mail

Biblioteca

• Univ. Federico II (2)

Formato

• Materiale a stampa (2)

Livello bibliografico

• Monografie (2)

Autore (Persona)

• TripathiSuman Lata (2)

Autore (Ente)

Autore (Convegno)

Opere

• Digital VLSI Design and Simulation with Verilog (1)
• Digital VLSI design and simulation with Verilog (1)

Pubbl/distr/stampa

• John Wiley & Sons, Inc. (2)

Lingua di pubblicazione

• Inglese (2)

Data

• Anno in corso (1)
• Ultimi 2 anni (1)
• Ultimi 5 anni (2)
• Ultimi 10 anni (2)
• Ultimi 50 anni (2)

Data di pubblicazione

• 2022 (2)

Soggetto (Persona)

Soggetto (Ente)

Soggetto (Convegno)

Soggetto geografico

Soggetto topico

• Integrated circuits - Very large scale integration - Design and construction (2)
• Verilog (Computer hardware description language) (2)

Soggetto genere / forma

• Electronic books. (1)