ASIC Design and Synthesis : RTL Design Using Verilog / Vaibbhav Taraate |
Autore | Taraate, Vaibbhav |
Pubbl/distr/stampa | Singapore, : Springer, 2021 |
Descrizione fisica | XXI, 330 p. : ill. ; 24 cm |
Formato | Materiale a stampa ![]() |
Livello bibliografico | Monografia |
Lingua di pubblicazione | eng |
Record Nr. | UNICAMPANIA-VAN0246179 |
Taraate, Vaibbhav
![]() |
||
Singapore, : Springer, 2021 | ||
![]() | ||
Lo trovi qui: Univ. Vanvitelli | ||
|
Digital Design from the VLSI Perspective : Concepts for VLSI Beginners / Vaibbhav Taraate |
Autore | Taraate, Vaibbhav |
Pubbl/distr/stampa | Singapore, : Springer, 2023 |
Descrizione fisica | XXI, 304 p. ; 24 cm |
Formato | Materiale a stampa ![]() |
Livello bibliografico | Monografia |
Lingua di pubblicazione | eng |
Record Nr. | UNICAMPANIA-VAN0275937 |
Taraate, Vaibbhav
![]() |
||
Singapore, : Springer, 2023 | ||
![]() | ||
Lo trovi qui: Univ. Vanvitelli | ||
|
Digital Logic Design Using Verilog : Coding and RTL Synthesis / Vaibbhav Taraate |
Autore | Taraate, Vaibbhav |
Pubbl/distr/stampa | New Delhi, : Springer, 2016 |
Descrizione fisica | xxiii, 416 p. ; 24 cm |
Formato | Materiale a stampa ![]() |
Livello bibliografico | Monografia |
Lingua di pubblicazione | eng |
Record Nr. | UNICAMPANIA-VAN0119673 |
Taraate, Vaibbhav
![]() |
||
New Delhi, : Springer, 2016 | ||
![]() | ||
Lo trovi qui: Univ. Vanvitelli | ||
|
Digital Logic Design Using Verilog : Coding and RTL Synthesis / Vaibbhav Taraate |
Autore | Taraate, Vaibbhav |
Edizione | [New Delhi : Springer, 2016] |
Descrizione fisica | Pubblicazione in formato elettronico |
Formato | Materiale a stampa ![]() |
Livello bibliografico | Monografia |
Lingua di pubblicazione | eng |
Record Nr. | UNICAMPANIA-SUN0119673 |
Taraate, Vaibbhav
![]() |
||
![]() | ||
Lo trovi qui: Univ. Vanvitelli | ||
|