Info
- Utilizzare la checkbox di selezione a fianco di ciascun documento per attivare le funzionalità di stampa, invio email, download nei formati disponibili del (i) record.
The uncertain digital revolution / / André Vitalis
| The uncertain digital revolution / / André Vitalis |
| Autore | Vitalis André |
| Pubbl/distr/stampa | Hoboken, New Jersey : , : ISTE Ltd/John Wiley and Sons Inc, , 2016 |
| Descrizione fisica | 1 online resource (143 pages) |
| Collana |
Information systems, web and pervasive computing series. Computing and connected society set
THEi Wiley ebooks |
| Soggetto topico |
Digital electronics
Electronics Technology |
| ISBN |
1-119-34130-2
1-119-34127-2 1-119-34086-1 |
| Formato | Materiale a stampa  |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Record Nr. | UNINA-9910810010503321 |
Vitalis André
|
||
| Hoboken, New Jersey : , : ISTE Ltd/John Wiley and Sons Inc, , 2016 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. Federico II | ||
| ||
Verilog Coding for Logic Synthesis
| Verilog Coding for Logic Synthesis |
| Autore | Lee Weng Fook |
| Edizione | [1st edition] |
| Pubbl/distr/stampa | [Place of publication not identified], : Wiley Interscience Imprint, 2003 |
| Descrizione fisica | 1 online resource (1 v.) : ill |
| Disciplina | 621.395 |
| Soggetto topico |
Digital electronics
Logic circuits - Computer-aided design Verilog (Computer hardware description language) |
| Soggetto genere / forma | Electronic books. |
| ISBN |
1-280-55652-8
9786610556526 0-471-45755-8 0-470-35692-8 0-471-45756-6 |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Nota di contenuto | Introduction -- Asic design flow -- Verilog coding -- Coding style : best-known method for synthesis -- Design example of programmable timer -- Design example of programmable logic block for peripheral interface. |
| Record Nr. | UNINA-9910146065603321 |
|
Lee Weng Fook
|
||
| [Place of publication not identified], : Wiley Interscience Imprint, 2003 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. Federico II | ||
| ||
Verilog Coding for Logic Synthesis
| Verilog Coding for Logic Synthesis |
| Autore | Lee Weng Fook |
| Edizione | [1st edition] |
| Pubbl/distr/stampa | [Place of publication not identified], : Wiley Interscience Imprint, 2003 |
| Descrizione fisica | 1 online resource (1 v.) : ill |
| Disciplina | 621.395 |
| Soggetto topico |
Digital electronics
Logic circuits - Computer-aided design Verilog (Computer hardware description language) |
| ISBN |
1-280-55652-8
9786610556526 0-471-45755-8 0-470-35692-8 0-471-45756-6 |
| Formato | Materiale a stampa |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione | eng |
| Nota di contenuto | Introduction -- Asic design flow -- Verilog coding -- Coding style : best-known method for synthesis -- Design example of programmable timer -- Design example of programmable logic block for peripheral interface. |
| Record Nr. | UNINA-9910831077603321 |
|
Lee Weng Fook
|
||
| [Place of publication not identified], : Wiley Interscience Imprint, 2003 | ||
| Materiale a stampa | ||
| Lo trovi qui: Univ. Federico II | ||
| ||
Soggetto topico
-
Digital electronics
(233)
- Computer architecture (29)
- Engineering & Applied Sciences (24)
- System design (22)
- Logic design (21)