Digital Logic Design Using Verilog : Coding and RTL Synthesis / Vaibbhav Taraate
(Visualizza in formato marc)
(Visualizza in BIBFRAME)
| Autore: |
Taraate, Vaibbhav
|
| Titolo: |
Digital Logic Design Using Verilog : Coding and RTL Synthesis / Vaibbhav Taraate
|
| Pubblicazione: | xxiii, 416 p. ; 24 cm |
| Edizione: | New Delhi : Springer, 2016 |
| Descrizione fisica: | Pubblicazione in formato elettronico |
| Titolo autorizzato: | Digital Logic Design Using Verilog |
| Formato: | Materiale a stampa  |
| Livello bibliografico | Monografia |
| Lingua di pubblicazione: | Inglese |
| Record Nr.: | SUN0119673 |
| Lo trovi qui: | Univ. Vanvitelli |
| Localizzazioni e accesso elettronico | https://link.springer.com/book/10.1007%2F978-81-322-2791-5 |
| Opac: | Controlla la disponibilità qui |