{"text_format":"2","workbook":"xls","n_sheets":1,"sheets":["report2"],"not_rendered":{"charts":0,"images":0,"macros":0,"external_links":1,"defined_names":1,"comments":0,"pivot_tables":0},"unopened":[],"bounds":{"document_bytes":16777216,"sheet_cells":100000,"run_cost":"one","rows_first":2000,"rows_last":500,"rows_between":2000,"halvings":0,"cell_chars":16384,"cell_head_chars":4096},"cells_cut":0,"cells_raw":0,"read":"whole","date_system":"1900","formulas":"cached_only"}

{"sheet":"report2","index":0,"n_rows":19,"n_cols":5,"rows_kept":19,"cut":false,"hidden":false,"merged":[[0,2,0,3],[0,4,0,5],[1,2,1,3],[1,4,1,5],[2,2,2,3],[2,4,2,5],[3,2,3,3],[5,2,5,3],[7,2,7,3],[8,2,8,3],[9,2,9,3],[10,2,10,3],[11,2,11,3],[12,2,12,3],[13,2,13,3],[15,2,15,3]],"flags":["formulas_cached_only"]}
[null,"1.","Record Nr.",null,"UNINA9910554493503321"]
[null,null,"Autore",null,"Wecker Dieter"]
[null,null,"Titolo",null,"Prozessorentwurf mit Verilog HDL : Modellierung und Synthese von Prozessormodellen / / Dieter Wecker"]
[null,null,"Pubbl/distr/stampa",null,"Berlin ; ; Boston : , : De Gruyter, , [2021]"]
[{"$nulls":4},"©2021"]
[null,null,"ISBN",null,"9783110717846"]
[{"$nulls":4},"3110717840"]
[null,null,"Edizione",null,"[1st ed.]"]
[null,null,"Descrizione fisica",null,"1 online resource (X, 326 p.)"]
[null,null,"Collana",null,"De Gruyter Studium"]
[null,null,"Classificazione",null,"ST 250"]
[null,null,"Soggetti",null,"COMPUTERS / Systems Architecture / General"]
[null,null,"Lingua di pubblicazione",null,"Tedesco"]
[null,null,"Formato",null,"Materiale a stampa"]
[null,null,null,"Livello bibliografico","Monografia"]
[null,null,"Nota di contenuto",null,"Frontmatter -- Vorwort -- Inhalt -- 1 Grundlagen -- 2 Das 12-Bit-Mikroprozessor-System(1) -- 3 Modellierung des 12-Bit-Mikroprozessor-Systems(1) -- 4 Das 12-Bit-Mikroprozessor-System(2) -- 5 Modellierung des Mikroprozessor-Systems(2) -- 6 Das 12-Bit-Mikroprozessor-System(3) -- 7 Das 16-Bit-Mikroprozessor-System(4) -- 8 Modellierung des Mikroprozessor-Systems(4) -- 9 Das 16-Bit Mikroprozessor-System(5) -- 10 Modellierung des 16-Bit-Mikroprozessor-Systems(5) -- A Anhang -- Literatur -- Stichwortverzeichnis"]
[null,null,null,"Sommario/riassunto","The book introduces the design of microprocessors with the help of the hardware description language Verilog HDL. The target group of the book are mainly students of computer science and electrical engineering and developers who want to familiarize themselves with the topic."]
[{"$nulls":4},"Verschiedene Entwürfe von 12- und 16-Bit-Mikroprozessoren sowie ihre Modellierung und mögliche Realisierung durch die Verwendung von FPGAs (Field Programmable Gate Array) werden in diesem Buch beschrieben. Dazu wird die Hardware-Beschreibungssprache Verilog HDL verwendet. In allen Phasen des Entwurfs wird der Source-Code ausführlich behandelt. Die Verilog-Modelle werden auf Basis der Synthese-Berichte miteinander verglichen und Vor- und Nachteile herausgearbeitet. Die Entwürfe wurden mit einer CAD (Computer Aided Design)-Entwicklungs-Software erstellt, die kostenlos aus dem Internet heruntergeladen werden kann. Mit den vermittelten Grundlagen kann "]
[{"$nulls":4},"der Leser eigene Prototypen für bestimmte Anwendungen erstellen. Zielgruppe des Buches sind vor allem Studierende der Fachrichtungen Informatik und Elektrotechnik sowie Entwickler, die sich in das Thema einarbeiten wollen."]