LEADER 02247nam0 22004933i 450 
001 UAN0004378
005 20251003044417.0
010   $a0792395689
100   $a20090917d1995    ||||0itac50      ba
101 | $aeng
102   $aus
181  1$6z01$ai $bxxxe  
182  1$6z01$an
200 1 $aModel generation in electronic design$fedited by Jean-Michel Berge, Oz Levia and Jaques Rouillard
210   $aBoston [etc.]$cKluwer academic$dc1995
215   $aXVIII, 155 p.$cill.$d25 cm.
225 | $aCurrent issues in electronic modeling$v1
410  0$1001UAN0004379$12001 $aCurrent issues in electronic modeling$v1
606   $aCircuiti integrati$xProgettazione$2FIR$3MILC095947$9E
606   $aCircuiti elettronici$xProgettazione$xElaborazione elettronica$2FIR$3NAPC241653$9I
676   $a621.3815$9ELETTRONICA. COMPONENTI E CIRCUITI$v14
676   $a621.3815$9$v22
696   $aChip$aCircuiti elettronici integrati
696   $aElaborazione di dati$aElaborazione dati$aElaborazione dei dati$aElectronic data processing$aData processing$aTrattamento elettronico dei dati$aElaborazione elettronica dei dati
699   $aCircuiti integrati$yChip
699   $aCircuiti integrati$yCircuiti elettronici integrati
699   $aElaborazione elettronica$yElaborazione di dati
699   $aElaborazione elettronica$zElaborazione dati
699   $aElaborazione elettronica$yElaborazione dei dati
699   $aElaborazione elettronica$yElectronic data processing
699   $aElaborazione elettronica$yData processing
699   $aElaborazione elettronica$yTrattamento elettronico dei dati
699   $aElaborazione elettronica$yElaborazione elettronica dei dati
702  1$aBerge$b, Jean-Michel$3UANV002225
702  1$aLevia$b, Oz$3UANV002226
702  1$aRouillard$b, Jacques$3UANV002227
801  3$aIT$bIT-000000$c20090917
850   $aIT-BN0095          
901   $bNAP 01$cSALA DING $n$
912   $aUAN0004378
950  0$aBiblioteca Centralizzata di Ateneo$c1 v.$d 01SALA DING 621.3815                MODGIE$e 0102 0000028505  VMA A4                    1 v.$fY $h19971212$i19971212
977   $a 01
996   $aModel generation in electronic design$91575450
997   $aUNISANNIO