LEADER 01512nam0 22003733i 450 
001 RMS1811749
005 20251003044346.0
010   $a0818690178
100   $a20101227d1990    ||||0itac50      ba
101 | $aeng
102   $aus
181  1$6z01$ai $bxxxe  
182  1$6z01$an
200 1 $aFormal verification of hardware design$fedited by Michael Yoeli
210   $aLos Alamitos (CA)$cIEEE press$d1990
215   $aIX, 326 p.$cill.$d29 cm
225 | $aIEEE computer society press tutorial
410  0$1001MIL0069384$12001 $aIEEE computer society press tutorial
606   $aCircuiti integrati$xProgettazione$2FIR$3MILC095947$9E
606   $aElaboratori elettronici$xValutazione$2FIR$3CFIC005680$9I
676   $a621.39$9INGEGNERIA DEGLI ELABORATORI$v14
676   $a621.392$9INGEGNERIA DEGLI ELABORATORI. ANALISI E PROGETTAZIONE DEI SISTEMI, ARCHITETTURA DEGLI ELABORATORI$v22
696   $aChip$aCircuiti elettronici integrati
699   $aCircuiti integrati$yChip
699   $aCircuiti integrati$yCircuiti elettronici integrati
702  1$aYoeli$b, Michael$3RMSV737818
801  3$aIT$bIT-000000$c20101227
850   $aIT-BN0095          
901   $bNAP 01$cSALA DING $n$
912   $aRMS1811749
950  0$aBiblioteca Centralizzata di Ateneo$c1 v.$d 01SALA DING 621.39                  FORVOH$e 0102 0000004815  VMA A4                    1 v.$fY $h19931020$i20101227
977   $a 01
996   $aFormal verification of hardware design$91574933
997   $aUNISANNIO