LEADER 01121nam0 22003133i 450 
001 NAP0501054
005 20251003044254.0
010   $a096503917X
100   $a20101227d1999    ||||0itac50      ba
101 | $aeng
102   $aus
181  1$6z01$ai $bxxxe  
182  1$6z01$an
200 1 $aˆA ‰Verilog HDL primer$fJ. Bhasker
205   $a2. ed
210   $aAllentown (PA)$cStar galaxy$d1999
215   $aXIX, 294 p.$d24 cm
606   $aCircuiti logici$2FIR$3CFIC015125$9E
676   $a621.39$9INGEGNERIA DEGLI ELABORATORI$v14
676   $a621.392$9INGEGNERIA DEGLI ELABORATORI. ANALISI E PROGETTAZIONE DEI SISTEMI, ARCHITETTURA DEGLI ELABORATORI$v22
700  1$aBhasker$b, Jayaram$3RMSV590454$4070$0771133
801  3$aIT$bIT-000000$c20101227
850   $aIT-BN0095          
901   $bNAP 01$cSALA DING $n$
912   $aNAP0501054
950  0$aBiblioteca Centralizzata di Ateneo$b1 v.$c1 v.$d 01SALA DING 621.39                  BHA.ve$e 0102 0000032765  VMA A4                    1 v.$fY $h20000503$i20101227
977   $a 01
996   $aVerilog HDL primer$91573525
997   $aUNISANNIO