LEADER 01501nam0 22002891i 450 001 UON00423221 005 20231205104835.559 100 $a20130423d1872 |0itac50 ba 101 $afre 102 $aDE 105 $a|||| ||||| 200 1 $aGrammaire hiéroglyphique contenant les principes généraux de la langue et de l'écriture sacrées des anciens égyptiens$fComposée à l'usage des étudiants par Henri Brugsch 210 $aLeipzig$cJ.C.Hinrichs$d1872 215 $aVIII, 135 p.$d24 cm 606 $aGEROGLIFICI$3UONC026656$2FI 606 $aLingua egiziana antica$xGrammatica$3UONC023142$2FI 620 $aDE$dLeipzig$3UONL003218 676 $a493.1$cLINGUA EGIZIANA ANTICA$v21 700 1$aBRUGSCH$bHenri$3UONV215513$0710737 712 $aHinrichs$3UONV248728$4650 801 $aIT$bSOL$c20250613$gRICA 856 4 $uhttp://next.unior.it/sebina/repository/catalogazione/documenti/Brugsch_Grammaire hieroglyphique.pdf$zBrugsch_Grammaire hieroglyphique_SiBA_Dig.Unior 899 $aSIBA - SISTEMA BIBLIOTECARIO DI ATENEO$2UONSI$uhttp://next.unior.it/sebina/repository/catalogazione/documenti/Brugsch_Grammaire hieroglyphique.pdf 912 $aUON00423221 950 $aSIBA - SISTEMA BIBLIOTECARIO DI ATENEO$dSI III e 022 RARI $eSI MR 29849 5 022 RARI 996 $aGrammaire hiéroglyphique contenant les principes généraux de la langue et de l'écriture sacrées des anciens égyptiens$91332736 997 $aUNIOR LEADER 01573nam 2200361z- 450 001 9910347058503321 005 20210212 010 $a1000036853 035 $a(CKB)4920000000101931 035 $a(oapen)https://directory.doabooks.org/handle/20.500.12854/61196 035 $a(oapen)doab61196 035 $a(EXLCZ)994920000000101931 100 $a20202102d2013 |y 0 101 0 $ager 135 $aurmn|---annan 181 $ctxt$2rdacontent 182 $cc$2rdamedia 183 $acr$2rdacarrier 200 00$aTransformation von Multiphysics-Modellen in einen FPGA-Entwurf fu?r den echtzeitfa?higen HiL-Test eingebetteter Systeme 210 $cKIT Scientific Publishing$d2013 215 $a1 online resource (XI, 244 p. p.) 311 08$a3-7315-0120-1 330 $aThis work establishes an integrated tool chain from modeling physical simulations to design automation for FPGA-based real-time simulations. Modelica was chosen as a versatile, intuitive and object-oriented modeling language. The implemented tool chain incorporates high-level synthesis methods to generate a VHDL design. Both floating-point and fixed-point arithmetic are supported. 610 $aEchtzeit 610 $aEntwurfsautomatisierung 610 $aFPGA 610 $aHardware-in-the-Loop 610 $aModelica 700 $aKöllner$b Christian$4auth$01306021 906 $aBOOK 912 $a9910347058503321 996 $aTransformation von Multiphysics-Modellen in einen FPGA-Entwurf für den echtzeitfähigen HiL-Test eingebetteter Systeme$93028139 997 $aUNINA