01512nam0 22003733i 450 RMS181174920251003044346.0081869017820101227d1990 ||||0itac50 baengusz01i xxxe z01nFormal verification of hardware designedited by Michael YoeliLos Alamitos (CA)IEEE press1990IX, 326 p.ill.29 cmIEEE computer society press tutorial001MIL00693842001 IEEE computer society press tutorialCircuiti integratiProgettazioneFIRMILC095947EElaboratori elettroniciValutazioneFIRCFIC005680I621.39INGEGNERIA DEGLI ELABORATORI14621.392INGEGNERIA DEGLI ELABORATORI. ANALISI E PROGETTAZIONE DEI SISTEMI, ARCHITETTURA DEGLI ELABORATORI22ChipCircuiti elettronici integratiCircuiti integratiChipCircuiti integratiCircuiti elettronici integratiYoeli, MichaelRMSV737818ITIT-00000020101227IT-BN0095 NAP 01SALA DING $RMS1811749Biblioteca Centralizzata di Ateneo1 v. 01SALA DING 621.39 FORVOH 0102 0000004815 VMA A4 1 v.Y 1993102020101227 01Formal verification of hardware design1574933UNISANNIO