01313nam0 22003253i 450 RMS181174920240906063323.0081869017820101227d1990 ||||0itac50 baengusz01i xxxe z01nFormal verification of hardware designedited by Michael YoeliLos Alamitos (CA)IEEE press1990IX, 326 p.ill.29 cmIEEE computer society press tutorial001MIL00693842001 IEEE computer society press tutorialCircuiti integratiProgettazioneFIRNAPC221616IElaboratori elettroniciValutazioneFIRNAPC135400I621.39INGEGNERIA DEGLI ELABORATORI14621.392INGEGNERIA DEGLI ELABORATORI. ANALISI E PROGETTAZIONE DEI SISTEMI, ARCHITETTURA DEGLI ELABORATORI22Yoeli, MichaelRMSV737818ITIT-NA007920101227IT-BN0095 RMS1811749Biblioteca Centralizzata di Ateneo1 v. 01SALA DING 621.39 FORVOH 0102 0000004815 B A4 1 v.3 1993102020101227 01Formal verification of hardware design1574933UNISANNIO