| |
|
|
|
|
|
|
|
|
1. |
Record Nr. |
UNISA996574671203316 |
|
|
Titolo |
1800-2009 - IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language - Redline / / Institute of Electrical and Electronics Engineers |
|
|
|
|
|
|
|
Pubbl/distr/stampa |
|
|
[Place of publication not identified] : , : IEEE, , 2009 |
|
|
|
|
|
|
|
ISBN |
|
|
|
|
|
|
Descrizione fisica |
|
|
|
|
|
|
Disciplina |
|
|
|
|
|
|
Soggetti |
|
Finish hardware |
Hardware industry |
|
|
|
|
|
|
|
|
Lingua di pubblicazione |
|
|
|
|
|
|
Formato |
Materiale a stampa |
|
|
|
|
|
Livello bibliografico |
Monografia |
|
|
|
|
| |