|
|
|
|
|
|
|
|
1. |
Record Nr. |
UNINA9910466673203321 |
|
|
Autore |
Wecker Dieter |
|
|
Titolo |
Prozessorentwurf mit vhdl : modellierung und synthese eines 12-bit-mikroprozessors / / Dieter Wecker |
|
|
|
|
|
|
|
Pubbl/distr/stampa |
|
|
Berlin ; ; Boston, MA : , : De Gruyter Oldenbourg, , [2018] |
|
©2018 |
|
|
|
|
|
|
|
|
|
ISBN |
|
3-11-058283-X |
3-11-058306-2 |
|
|
|
|
|
|
|
|
Descrizione fisica |
|
1 online resource (218 pages) |
|
|
|
|
|
|
Collana |
|
|
|
|
|
|
Disciplina |
|
|
|
|
|
|
Soggetti |
|
Computer input-output equipment - Design and construction |
Electronic books. |
|
|
|
|
|
|
|
|
Lingua di pubblicazione |
|
|
|
|
|
|
Formato |
Materiale a stampa |
|
|
|
|
|
Livello bibliografico |
Monografia |
|
|
|
|
|
Nota di contenuto |
|
Frontmatter -- Vorwort -- Inhalt -- 1. Grundlagen -- 2. Das 12-Bit-Mikroprozessor-System (MPU12_S) -- 3. Modellierung des 12-Bit-Mikroprozessor-Systems(1) -- 4. Modellierung des 12-Bit-Mikroprozessor-Systems(2) -- 5. Modellierung des Mikroprozessor-Systems(3) -- 6. Vergleich der Mikroprozessor-Systeme -- 7. Testen der 12-Bit-Mikroprozessor-Systeme -- A Anhang -- Literatur -- Stichwortverzeichnis |
|
|
|
|
|
|
|
|
Sommario/riassunto |
|
Der Entwurf eines 12-Bit-Mikroprozessors mit der Hardware-Beschreibungssprache VHDL steht im Mittelpunkt dieses Buches. Dazu werden verschiedene VHDL-Modelle erstellt und die Synthese-Ergebnisse miteinander verglichen. Für den VHDL-Entwurf ist es wichtig, sich mit dem Source-Code vertraut zu machen. Daher wird für alle Modelle der zugehörige Source-Code ausführlich behandelt, wobei Grundkenntnisse in VHDL vorausgesetzt werden. Die Entwürfe wurden mit einer CAD (Computer Aided Design)-Entwicklungs-Software erstellt, die kostenlos aus dem Internet heruntergeladen werden kann. Mit Hilfe der vermittelten Grundlagen kann der Leser eigene VHDL-Modelle entwickeln. Die Prozessor-Entwürfe wurden mit FPGAs (Field Programmable Gate Array) realisiert. Damit wird der Anwender in die Lage versetzt, Prototypen für bestimmte Anwendungen zu erstellen. |
|
|
|
|