| |
|
|
|
|
|
|
|
|
1. |
Record Nr. |
UNINA9910265943403321 |
|
|
Autore |
Besson Samantha |
|
|
Titolo |
Face à l’irresponsabilité : la dynamique de la solidarité / / Alain Supiot |
|
|
|
|
|
Pubbl/distr/stampa |
|
|
Paris, : Collège de France, 2018 |
|
|
|
|
|
|
|
ISBN |
|
|
|
|
|
|
Descrizione fisica |
|
1 online resource (184 p.) |
|
|
|
|
|
|
Altri autori (Persone) |
|
GaudemetAntoine |
JubéSamuel |
MekkiMustapha |
ParkJeseong |
PeskineElsa |
SupiotAlain |
ViñualesJorge E |
|
|
|
|
|
|
|
|
Soggetti |
|
Social responsibility of business - Law and legislation - France |
Environmental responsibility - France |
Solidarity - France |
|
|
|
|
|
|
|
|
Lingua di pubblicazione |
|
|
|
|
|
|
Formato |
Materiale a stampa |
|
|
|
|
|
Livello bibliografico |
Monografia |
|
|
|
|
|
Sommario/riassunto |
|
Les réseaux d’allégeance sont une source d’irresponsabilité en matière sociale, environnementale et financière. Pour remédier à cette irresponsabilité, on recourt de plus en plus fréquemment à l’idée de « responsabilité solidaire », afin d’obliger ceux qui ont le pouvoir économique à répondre des conséquences de leurs décisions. L’ouvrage examine cette dynamique de la solidarité en droit de la responsabilité, en tenant compte de ses derniers développements comme la résolution du Parlement européen appelant à l’adoption de mécanismes de « responsabilité solidaire » dans les chaînes de sous-traitance et la loi du 27 mars 2017 « relative au devoir de vigilance des sociétés mères et des entreprises donneuses d’ordre ». |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
2. |
Record Nr. |
UNINA9910796973303321 |
|
|
Autore |
Wecker Dieter |
|
|
Titolo |
Prozessorentwurf mit vhdl : modellierung und synthese eines 12-bit-mikroprozessors / / Dieter Wecker |
|
|
|
|
|
|
|
Pubbl/distr/stampa |
|
|
Berlin ; ; Boston, MA : , : De Gruyter Oldenbourg, , [2018] |
|
©2018 |
|
|
|
|
|
|
|
|
|
ISBN |
|
3-11-058283-X |
3-11-058306-2 |
|
|
|
|
|
|
|
|
Descrizione fisica |
|
1 online resource (218 pages) |
|
|
|
|
|
|
Collana |
|
|
|
|
|
|
Disciplina |
|
|
|
|
|
|
Soggetti |
|
Computer input-output equipment - Design and construction |
|
|
|
|
|
|
Lingua di pubblicazione |
|
|
|
|
|
|
Formato |
Materiale a stampa |
|
|
|
|
|
Livello bibliografico |
Monografia |
|
|
|
|
|
Nota di contenuto |
|
Frontmatter -- Vorwort -- Inhalt -- 1. Grundlagen -- 2. Das 12-Bit-Mikroprozessor-System (MPU12_S) -- 3. Modellierung des 12-Bit-Mikroprozessor-Systems(1) -- 4. Modellierung des 12-Bit-Mikroprozessor-Systems(2) -- 5. Modellierung des Mikroprozessor-Systems(3) -- 6. Vergleich der Mikroprozessor-Systeme -- 7. Testen der 12-Bit-Mikroprozessor-Systeme -- A Anhang -- Literatur -- Stichwortverzeichnis |
|
|
|
|
|
|
|
|
Sommario/riassunto |
|
Der Entwurf eines 12-Bit-Mikroprozessors mit der Hardware-Beschreibungssprache VHDL steht im Mittelpunkt dieses Buches. Dazu werden verschiedene VHDL-Modelle erstellt und die Synthese-Ergebnisse miteinander verglichen. Für den VHDL-Entwurf ist es wichtig, sich mit dem Source-Code vertraut zu machen. Daher wird für alle Modelle der zugehörige Source-Code ausführlich behandelt, wobei Grundkenntnisse in VHDL vorausgesetzt werden. Die Entwürfe wurden mit einer CAD (Computer Aided Design)-Entwicklungs-Software erstellt, die kostenlos aus dem Internet heruntergeladen werden kann. Mit Hilfe der vermittelten Grundlagen kann der Leser eigene VHDL-Modelle entwickeln. Die Prozessor-Entwürfe wurden mit FPGAs (Field Programmable Gate Array) realisiert. Damit wird der Anwender in die Lage versetzt, Prototypen für bestimmte Anwendungen zu erstellen. Das Buch richtet sich vor allem an Studierende der Fachrichtungen Informatik und Elektrotechnik. |
|
|
|
|
| |